书目详细信息
： Verilog HDL高级数字设计
书目信息 机读格式(MARC)
| ISBN/价格： | 7-5053-9917-9:CNY65.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL高级数字设计/.(美)Michael D.Ciletti著/.张雅绮，李锵等译 |
| 出版发行项： | 北京:,电子工业出版社:,2005 |
| 载体形态项： | 18,710页:;+26cm |
| 丛编项： | 国外电子与通信教材系列 |
| 提要文摘： | 本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。 |
| 并列题名： | Advanced Digital Design with the Verilog HDL eng |
| 题名主题： | 硬件描述语言 程序设计 教材 |
| 题名主题： | 硬件描述语言 |
| 题名主题： | 程序设计 |
| 非控主题词： | VHDL语言 |
| 中图分类： | TP312VH |
| 个人名称等同： | 奇莱蒂 (美) (Ciletti, Michael D.) 著 |
| 个人名称次要： | 张雅绮 (教授) 译 |
| 个人名称次要： | 李锵 (通信) 译 |