书目详细信息
： Verilog HDL数字设计与综合
书目信息 机读格式(MARC)
| ISBN/价格： | 7-121-00468-2:CNY29.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL数字设计与综合/.(美)Samir Palnitkar著/.夏宇闻等译 |
| 出版发行项： | 北京:,电子工业出版社:,2004 |
| 载体形态项： | 14,306页:;+26cm |
| 丛编项： | 国外电子与通信教材系列 |
| 提要文摘： | 本书从用户的角度，从基本概念着手，过渡到编程语言接口及逻辑综合等高级主题，详细阐述Verilog HDL语言的重要细节和基本设计方法。 |
| 并列题名： | Verilog HDl eng |
| 题名主题： | 硬件描述语言 程序设计 教材 |
| 题名主题： | 硬件描述语言 |
| 题名主题： | 程序设计 |
| 非控主题词： | VHDL语言 |
| 中图分类： | TP312VH |
| 个人名称等同： | 帕尔尼卡 S. 著 |
| 个人名称等同： | Palnitkar Samir 著 |
| 个人名称次要： | 夏宇闻 译 |
| 记录来源： | CN NLC 20051230 |